1. Платформе за развој и имплементацију дигиталних система у програмабилном чипу. Типичне структуре конфигурабилних логичких блокова у FPGA колима. Софтверски развојни алати.
2. Пројектовање основних компонената регистарског нивоа апстракције (RTL). Креирање компонената дигиталног система применом VHDL језика. Тестирање симулацијом.
3. VHDL опис регистарских модула применом методе тока података. Пројектовање генератора импулсно-ширински модулисаних сигнала.
4. Пројектовање система за управљање саобраћајем на бази машине стања Милијевог типа.
5. VHDL опис FIFO бафера и меморијских модула. Меморије ROM и RAM типа.
6. Опис и имплементација стандардних интерфејса за пренос података.
7. Основе Verilog језика. Модул као основни градивни блок. Декларација портова.
8. Verilog опис модула са комбинационом и секвенцијалном логиком. Хијерархијски опис дизајна.
9. Verilog опис модула за дигиталну обраду сигнала. Примери дизајна дигиталних филтара.
10. Структурни опис дигиталног система. Компоненте, функције и процедуре.
11. Оптимизација заузећа логичких ресурса. Реализација дизајна применом мегафункција.
12. Опис и имплементација основне структуре 16-битног микропроцесорског система у FPGA колу.
13. IP Core софтверски модули за имплементацију сложених дигиталних система у FPGA колима.
14. Примери пројектовање и имплементација дигиталних система у FPGA SoC (System on Chip).
15. Закључна разматрања. Самовредновање, анализа предмета.

Практична настава прати програм предавања.