1. Основни појмови и и преглед типова програмабилних логичких кола.
2. Особине сложених логичких кола CPLD типа:архитектура и начин програмирања. Програмабилна логичка кола фамилије ALTERA MAX7000: архитектура макроћелије, логичких блокова, рутирање веза и анализа кашњења.
3. Реализација дизајна у софтверском развојном окружењу графичким начином уношења дизајна и преко временских дијаграма.
4. Примери реализација сложених комбинационих мрежа.
5. Синхронa логикa са глобалним тактом. Синхрони флип-флопови са мултиплексерима.
6. Реализација програмабилних тајмера и бројача.
7. Реализација регистара. Прихватни регистри бројача и синхронизација са радом бројача.
8. Примери извођења синхроне и улазно-излазне логике. Реализација интерфејса са инкременталним енкодером. Реализација дигиталног филтра са већинском логиком.
9. Реализација дизајна у софтверском развојном окружењу текстуалним начином уношења дизајна применом AHDL и VHDL програмског језика.
10. Реализација машине стања. Бројач произвољног модула бројања. Диференцијатор ивице сигнала. Анализа рада секвенцијалних мрежа (реверзни инжењеринг).
11. Оптимизација дизајна за брзину или заузеће ресурса програмабилних логичких кола. Распоред функција по прикључцима програмабилног кола.
12. Употреба експандера за генерисање сложених логичких функција. Реализација брзог компаратора и сабирача.
13. Реализација генератора импулсно- ширински модулисаног сигнала.
14. Програмабилна логичка кола FPGA типа: архитектура и начин програмирања. FPGA кола фамилије ALTERA FLEX10K: архитектура макроћелије, логичких и меморијских блокова, рутирање веза и анализа кашњења.
15. Реализација дизајна у софтверском развојном окружењу применом мегафункција. Интерфејси за тастатуру и VGA монитор.

Практична настава прати програм предавања. Програм предмета усклађен са препорукaма IEEE/ACM Computing Curriculum: CE2004 Computer Engineering Body of Knowledge: CE-VLS 0-11.